# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-039304

(43)Date of publication of application: 10.02.1997

(51)Int.CI.

B41J 5/30

B41J 29/38

G06F 3/12

(21)Application number: 07-190592

(71)Applicant: BROTHER IND LTD

(22)Date of filing:

26.07.1995


(72)Inventor: HORI MASAAKI

## (54) PRINTER

### (57)Abstract:

PROBLEM TO BE SOLVED: To reduce the work load of a CPU and to realize high processing capacity by an inexpensive circuit by independently constituting a plurality of processing circuits processing printing data at every kinds and a control circuit containing the CPU relatively moving a printing medium.

SOLUTION: The so-called microcomputer having a CPU controls the relative movement of a printing head and a printing medium. A first control circuit is constituted of a hardware logic circuit to discriminate the kinds of the data from a host device and image data, character code data and character modifying data are respectively processed by processing circuits 44, 45, 46 to store pattern data in an image buffer region. The data not corresponding to all of the processing circuits, for example, the feed command of the printing medium is transmitted to the CPU to perform program control.



# **LEGAL STATUS**

[Date of request for examination]

27.09.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19)日本国特許庁 (JP)

# (12)公開特許公報(A) (11)特許出願公開番号

# 特開平9-39304

(43)公開日 平成9年(1997)2月10日


(51) Int. CI. 6  B41J 5/30  29/38  G06F 3/12	識別記号	定内整理番号	F I B41J 5/30 29/38 G06F 3/12	技術表示簡所 Z Z D
			審查請求 未請求	R 請求項の数11 OL (全10頁)
(21)出顧番号	特额 平 7 — 1 9 0	5 9 2		0 0 0 0 5 2 6 7 ラザー II 業株式会社
(22) 出版 日	平成746(199	5)7月26日	(72) 発明者 期	知県名古屋市瑞穂区苗代町15番1号 雅明 古屋市瑞穂区苗代町15番1号ブラザー 業株式会社内

### (54) 【発明の名称】印刷装置

## (57)【要約】

【課題】 印刷データを種類ごとに処理する複数の処理 回路と、印刷ヘッドを印刷媒体に対して相対移動するC PUを含む制御回路を独立して構成して、CPUの仕事 量を低減し、安価な回路で高い処理能力を実現する。

【解決手段】 CPUをもついわゆるマイクロコンピュ ータは、印刷ヘッドと印刷媒体の相対移動を制御する。 第1の制御回路は、ハードウェアロジック回路によって 構成され、上位装置からのデータの種類を判別してイメ ージデータ、文字コードデータ、文字の修飾データはそ れぞれ処則回路44、45、46で処則してパターンデ ータをイメージバッファ領域に格納する。それらの処理 四路のいずれにも該当しないデータ例えば印刷媒体の搬 送命令は、CPUに転送してプログラム制御する。



#### 【特許請求の範囲】

【請求項1】 上位装置から印刷データおよび制御データを含む各種データを受信して、印刷動作を行う印刷装置において、

上位装置からの前記各種データを受信する受信回路と、 前記受信回路によって受信した各種データの種類を判別 するデータ判別回路と、

前記データ判別回路が分類した各種データのうち印刷データを種類ごとに処理する複数の処理回路と、

前記データ判別回路の判別結果にもとづいて、印刷デー 10 タをそれぞれ対応する前記各処理回路に選択的に切替え て転送する切替え回路とを行し、

前記複数の処理回路の少なくとも1つをハードウェアロジック回路によって構成したことを特徴とする印刷装置。

【請求項2】 請求項1において、前記受信回路、判別回路および切替え回路をハードウェアロジック回路によって構成したことを特徴とする印刷装置。

(前求項3) 前求項1または2において、さらに印刷するパターンデータを格納するパターン格納下段を有

前記印刷データは、少なくともイメージデータと文字コードデータを含み、

前記複数の処理回路は、

前記印刷データがイメージデータであるとき、そのデータを変換することなくパターンデータとして前記パターン格納手段に転送する第1の処理回路と、

前記印刷データが文字コードデータであるとき、そのデータをパターンデータに変換し、前記パターン記憶手段 に転送する第2の処理回路とを有することを特徴とする 印刷装置。

【請求項4】 請求項3において、さらに前記上位装置 から文字コードで転送された印刷データの変換処理を指 示するデータを格納する情報格納手段を行し、

前記複数の処理回路は、さらに前記印刷データの変換処理を指示する前記データを前記情報記憶手段に転送する第3の回路を行することを特徴とする印刷装置。

【請求項 5 】 請求項 1 から 4 のいずれかにおいて、さらに前記判別回路が前記複数の処理回路のいずれにも該当しないと判別した前記データを処理する例外処理回路を行し、

前記切替え回路は、前記処理回路のいずれにも該当しなかったデータを前記例外回路に転送することを特徴とする印刷装置。

【請求項 6 】 請求項 5 において、さらに印刷媒体に印刷を行なう印刷機構と、

的記印刷機構を印刷媒体と相対移動する移動機構とを行 し、

前記例外処理回路は前記移動機構の制御を行うことを特徴とする印刷装置。

【お求項7】 印刷媒体に印刷を行なう印刷機構と、前記印刷機構を印刷媒体と相対移動する移動機構とを行し、上位装置から印刷データおよび制御データを含む各種データを受信して、印刷動作を行う印刷装置において

上位装置からの前記各種データを受信する受信回路と、 前記受信回路によって受信した各種データの種類を判別 するデータ判別回路と、

前記データ判別回路が分類した各種データのうち印刷データを種類ごとに処理する複数の処理回路と、

前記データ判別回路の判別結果にもとづいて、印刷データをそれぞれ対応する前記各処理回路に選択的に切替えて転送する切替え回路と、

前記判別回路が前記複数の処理回路のいずれにも該当しないと判別した前記データであって、前記移動機構を制御するデータを含むデータを処理する例外処理回路と、 を有することを特徴とする印刷装置。

【 請求項 8 】 請求項 7 において、 前記複数の処理回路、受信回路、判別回路および切替え回路の少なくとも 1 つをハードウェアロジック回路によって構成したこと を特徴とする印刷装置。

【請求項9】 請求項5から8のいずれかにおいて、 前記例外処理回路は、

処理手順を格納した説出し専用の記憶手段と、

前記読み出し専用記憶手段の手順に従って処理を行う中央処理装置とからなることを特徴とする印刷装置。

【請求項10】 請求項5から9のいずれかにおいて、 前記複数の処理回路の少なくとも1つが印刷装置に着脱 可能に設けられ、

30 さらに前記者脱可能な処理回路の脊膜を検出する検出手 段を有し、

前記例外処理回路は、前記検出手段によって処理回路の 未装着が検出されたときには、その未装着の処理回路の 処理を代替して行なう機能を行することを特徴とする印 刷装置。

【請求項11】 請求項6から10のいずれかにおいて、前記印刷機構はインク滴を印刷媒体に噴射して印刷するインクジェット式ヘッドであることを特徴とする印刷装置。

40 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、上位装置よりデータを受信し、これを印刷媒体に印刷する印刷装置に関する。

[0002]

【従来の技術】従来この種の印刷装置は、上位装置から送られた印刷データを印刷装置内の中央処理装置(以下CPUという)で処理して、印刷パターンに分解し、一旦印刷イメージのドット集合をビットのオン/オフに対応させてメモリ上に展開し、この印刷パターンにもとづ

いて印刷機構を駆動して印刷を行っていた。また、上位 装置から印刷パターンそのもの(以下イメージデータと いう)を送って印刷データを生成する方法もあった。

[0003]

【発明が解決しようとする課題】近年、印刷装置では特にインクジェット式印刷装置などでドットの高密度化が進みそれにともないCPUが処理すべきデータ量が増大し、CPUの処理において多大な負荷となっている。このため、CPUに処理能力の高いものを使用することが必要になるなど、コストアップの要因となっていた。

【0004】本発明は、これら問題点に鑑みてなされたものであって、安価な回路で高い処理能力を実現し、また安価な回路を使用することによって安価な印刷装置を提供することを目的とする。

[0005]

【課題を解決するための手段】上記の目的を達成するために請求項1の印刷装置は、上位装置から印刷データを合む各種データを受信して、印刷動作を行う印刷装置において、上位装置の路内の心記各種でクを受信する受信回路と、前記受信回路によって登り、前の世界を利用の路が分類した各種データのうち印刷である。 データ判別回路が分類した各種データのうち印刷デーと記データの種類を判別を番データのうち印刷である。 データ判別回路が分類した各種データのうち印刷データを発覚に処理である。 が分類にもとづいて、印刷データをそれもとがで、印刷でする前記各処理回路に選択的に切替えて転送とある。 株え回路とを行し、前記複数の処理回路の少なくとも1つをハードウェアロジック回路によって構成する。

【0006】上記の構成により、上位装置から印刷データおよび制御データを含む各種データを受信し、そのデータの種類をデータ判別回路で判別し、切替え回路で複数の処理回路にそれぞれ転送する。そしてその複数の処理回路の少なくとも1つをハードウェアロジック回路によって構成して、多量の印刷データを種類ごとに処理する。

【0007】請求項2の印刷装置は、請求項1におい て、前記受信回路、判別回路および切替え回路をハード ウェアロジック回路によって構成する。これにより、デ ータの受信、判別および切棒え処理をハードウェアロジ ック回路によって高速化する。 請求項3の印刷装置は、 趙永頊1または2において、さらに印刷するパターンデ 40 ータを格納するパターン格納下段を有し、前記印刷デー タとして、少なくともイメージデータと文字コードデー 夕を含み、前記複数の処理回路を、前記印刷データがイ メージデータであるとき、そのデータを変換することな くパターンデータとして前記パターン格納手段に転送す る第1の処理回路と、前記印刷データが文字コードデー タであるとき、そのデータをパターンデータに変換し、 前記パターン記憶手段に転送する第2の処理回路とから 構成する。これにより、印刷データとしてイメージデー 夕を受信したときは変換することなく、パターン格納手 50 て、

段に転送し、また文字コードデータを受信したときはパターンデータに変換してパターン格納手段に転送する。 【0008】請求項4の印刷装置は、請求項3において、さらに前記上位装置から文字コードで転送された印刷データの変換処理を指示するデータを格納する情報を納手段を有し、前記複数の処理回路に、さらに前報を開発を行っている。これにより、文字では送する第3の回路を設ける。これにより、文字コードデータを受信したときには、変換処理を指示するデータに応じて修飾等の変換をしてパターン格納手段に転送する。

【0009】 請求項 5 の印刷装置は、請求項 1 から 4 のいずれかにおいて、さらに前記判別回路が前記複数の処理回路のいずれにも該当しないと判別した前記データを処理する例外処理回路を有し、前記切替え回路が、前記処理回路のいずれにも該当しなかったデータを前記例外回路に転送する構成とする。これにより、複数の処理回路のいずれにも該当しないデータを例外処理回路によって処理し、上位装置からの各種データをすべて処理する。

【0010】請求項6の印刷装置は、請求項5において、さらに印刷媒体に印刷を行なう印刷機構と、前記印刷機構を印刷媒体と相対移動する移動機構とを有し、前記例外処理回路で前記移動機構の制御を行なう構成とする。これにより、上位装置からのデータのうち印刷データを複数の処理回路で処理し、複数の処理回路のいずれにも該当しないデータを例外処理回路によって処理して印刷機構と印刷媒体を相対移動する。

【0012】これにより、印刷装置での処理を、印刷データを処理する複数の処理回路と、印刷機構と印刷媒体の相対移動を制御する例外処理回路とで分担することで、1つの回路の負担を軽減し処理能力の小さいものの使用を可能にする。

【0013】請求項8の印刷装置は、請求項7において、 前記複数の処理回路、受信回路、判別回路および

切棒え回路の少なくとも 1 つをハードウェアロジック回路とし、安価に構成する。

【0014】請求項9の印刷装置は、請求項5から8のいずれかにおいて、前記例外処理回路を、処理手順を格納した設出し専用の記憶手段と、前記設み出し専用記憶手段の手順にしたがって処理を行う中央処理装置とから構成する。これにより、いわゆるマイクロコンピュータで、複数の処理回路のいずれにも該当しない、例えば制御内容が多岐にわたるデータの処理を容易する。また上記のように複数の処理回路とマイクロコンピュータとで処理を分担して、マイクロコンピュータを処理能力の小さい安価なものにする。

【0015】請求項10の印刷装置は、請求項5から9のいずれかにおいて、前記複数の処理回路の少なくとも1つが印刷装置に着脱可能に設けられ、さらに前記着脱可能な処理回路の着脱を検出する検出手段を有し、前記検出手段によって処理回路の未装着が検出されたときには、その未装着の処理回路の処理を代替して行なわせる構成とする。これにより、印刷装置に複数のうち任意の処理回路を必要に応じて装着し、特定の処理回路が存在しない場合でもその処理を例外処理回路で行なうようにする。

【0016】請求項11の印刷装置は、請求項6から1 0のいずれかにおいて、前記印刷機構をインク額を印刷 媒体に噴射して印刷するインクジェット式ヘッドとし、 上記のように安価で処理能力の高い回路を使用して、イ ンクジェット式による高解像度の印刷装置を安価に実現 する。

#### [0017]

【発明の実施の形態】以下、本発明の実施の形態を図面 30 にしたがって説明する。

【0018】図3は印刷装置の概略機械的構成を示すも のである。印刷機構すなわち印刷ヘッド20は、キャリ ッジ21に搭載され、移動機構により印刷媒体例えば印 刷用紙23に沿って行方向Xおよびそれと直角方向Yに 相対移動される。移動機構は、キャリッジ21を行方向 Xに往復走査する走査機構22と、印刷用紙を行方向と 直角方向 Y に搬送する搬送機構 2 4 とから構成される。 【0019】 走在機構22は、キャリッジ21を印刷用 紙と平行に摺動可能に支持するガイドレール25、25 と、同方向にキャリッジ21をベルト26を介して往復 走在する駅動源例えばCRモータ27(図1)とから桁 成される。搬送機構24は、印刷用紙と平行な軸線の周 りに回転されるローラ28と、そのローラ28を駆動す る駅動源例えばLFモータ29 (図1) とから構成され る。なお、走査機構22、搬送機構24は、印刷ヘッド 20と印刷川紙23のどちらを走査または搬送するよう にしても差し支えない。

【0020】印刷ヘッド20は、行方向Xとほぼ直角方向すなわち上ド方向に等間隔に多数の印刷素子を有す

る。印刷ヘッド20には例えばインクジェット式のヘッドが使用できる。その場合、印刷素子は、インクを印刷 媒体に向けて噴出するためのノズルである。このほか、 印刷ヘッドには打撃ワイヤを印刷素子とするドットイン パクト式ヘッド、発熱素子を印刷素子とするサーマル式 ヘッドなど、ドットマトリクス形式で印刷するものが使 用できる。

【0021】図1は印刷装置の制御のための電気的構成をプロック化して示すもので、大略パーソナルコンピュータなどの上位装置からのデータを受信しそのデータを判別して印刷データを処理する第1の制御回路40と、第1の制御回路では処理できないデータを処理する第2の制御回路30とから構成される。

【0022】第1の制御回路40は、ハードウェアロジック回路で構成されるいわゆるゲートアレイからなり、図2に詳細に示すように上位装置からのデータをセントロニクス等のインターフェース回路I/Fをとおして受信する受信回路41、データの判別回路42、判別川のテーブル52、切棒え回路43、複数の処理回路44、45、46、変換回路47、書込み回路48、監視回路49、読出し回路50およびCRモータ制御回路51を備える。

【0023】判別回路42は、受信したデータをテーブ ル52内のデータを参照して判別する。図4のように、 イメージデータか (S1)、 文字コードデータか (S 2)、その他の登録コードデータつまり印刷データを修 飾する等のデータか(S3)を判別し、切棒え回路43 によってそれぞれイメージデータ処理回路44、文字コ ード処理回路45、その他の登録コード処理回路46に 転送する。イメージデータの場合、判別回路42は、イ メージパターンであることを表わすコードに付随するデ ータ個数を表わすデータを読込んで内部カウンタをセッ トし、以降のデータ受信においてカウンタが0でないと きは、イメージデータであると判別してデータをイメー ジデータ処理回路44に転送するとともにカウンタをデ クリメントする。上記S1~3のいずれにも該当しな い、搬送機構のための制御データを含むその他のデータ の場合、切替え回路43をとおして第2の制御回路30 に川力する。

【0024】 イメージデータ処理回路 4 4 は、人力した イメージデータを変換することなく印刷のためのパターンデータとして書込み回路 4 8 に出力する。文字コード 処理回路 4 5 は、受信した文字コードに対応するパターンデータに変換する、つまり多数のパターンデータを格 納した文字発生器 C G から、対応するパターンデータを 設出し、変換回路 4 7 に出力する。その他の登録コード 処理回路 4 6 は、文字コードで表わされる印刷データを 拡大処理、強調印刷処理、斜体処理、回転(縦背き)処理などの修飾データを処理するもので、必要なフラグ類を、書込み読出し可能なメモリー(R A M )の情報格納

下段すなわちメモリ領域 5 3 にセットする。またその他の登録コード処理回路 4 6 は、その他の単純なデータ例えば改行ピッチデータもメモリ領域 5 3 の後述する表の格納アドレスに書込むことができる。

【0025】変換回路47は、図5のように、文字コード処理回路45によって文字発生器CGから説出したパターンデータをRAMのワークバッファ領域55に複写し(S11)、その他の登録コード処理回路46から指示された修飾処理、例えば横2倍処理があれば(S12)、その横2倍変換を実行し(S13)、翻体処理があれば(S14)、その斜体変換を実行し(S15)、回転2000のでは、その回転変換を実行し(S17)、その変換したパターンデータを、ワークバッファから背込み回路48に出力する。背込み回路48は、アドレスカウンタを含み、イメージデータを、上位装置からのストローブに与して背込みが高いパターンを換回路47からのパターンデータを、上位装置からのストローブに与して背込みがありていてよび変換回路47からのパターンを表出し可能なメモリー(RAM)のパターン格納手段すなわちイメージパッファ領域54に背込む。

【0026】監視回路49は、書込み回路48がイメー 20 ジバッファ領域54に書込んだデータ数を計数し、所定数例えば1行分に遠したとき第2の制御回路30は、1行の印刷を開始すべくタイミング信号をCRモータ制御回路51に出力し、走査機構のCRモータ27を駆動する。CRモータ制御回路51は、1行中のCRモータ27の加速、定速、減速を制御するものである。また第2の制御回路30はCRモータ27の定速時に、読出し回路50にイメージバッファ領域54からのバターンデー

夕の読出しを指示する。読出し回路50は印刷ヘッド2 30

0.の印刷素子配列に対応したデータをタイミング信号に 同期して印刷ヘッド20に転送し、1行の印刷を実行する。

[0027] 第2の制御回路30は、第1の制御回路4 0 で処則できないデータを処理する例外処理回路として 機能する。その第2の制御回路30は、いわゆるマイク ロコンピュータから構成され、搬送機構を制御するプロ グラムを格納する説出し専用メモリーROMと、制御デ ータを格納する書込み説出し可能なメモリーRAMと、 制御データを演算する中央処理装置CPUとを備える。 第1の制御回路40は3つの処理回路44、45、46 で処理できないデータを判別したときおよび監視回路4 9で1行の印刷開始条件が整ったとき、第2の制御回路 30のCPUに対して割り込み要求を行い、CPUにデ ータをわたす。また第2の制御回路30は操作バネル3 1のキースイッチ等からの信号を入力する。第2の制御 回路30は、上位装置から改行命令すなわちY方向の機 送の制御コードを受け取ったとき、メモリ領域に格納さ れた改行ピッチデータを説出して、搬送機構のLFモー タ29を駆動回路33をとおして駆動する。

【0028】 通常、プリンタが受信するデータは次の3つ、(1) イメージデータ、(2) 文字コードデータ、(3) 文字修飾、モータ制御等の制御コードに分類することができる。本実施の形態では、制御コードに対する処理テーブルを用意し、該当の処理テーブルにしたがって、対応するメモリの領域を操作するように制御している、以下に、この処理テーブルの一部を示す。

[0029]

【表1】

制御コード	格納アドレス	ピットサイズ	処理	意味
1B,33,n	FB32,0	8	転送	改行ピッチ
18.45	F810.1	_ 1 _	セット_	強調印字フラグ設定
1B.57, n	F810,2	1	転送	機2倍印字
1B.2A, n1. n2	F830.0	16	転送	イメージモード設定
1C.4A	F810,3	1	セット	漢字教書き指定
1C.4B	F810.3	1	クリア	漢字紋書き解除

【0030】表において『格納アドレス』の最初のデー 40 夕はそのアドレスを表し、『.』以降はそのアドレスの処理されるビット位置を表している。制御コードを受け取った際に、パラメータまで受け取る必要があるときにはそのパラメータをnで表しており、処理において、

『転送』となっているものはそのパラメータを『格納アドレス』に転送する。『セット』および『クリア』は上記ピット位置にピットをセットまたはクリアを意味する。

[0031] また、それぞれのアドレスおよび制御コードデータはすべて16進数表記である。

【0032】本実施の形態では、これらのテーブルに合 致する制御コードでないときにはデータを第2の制御回 路30のCPUへ転送して、処理を要求する。

【0033】本実施の形態では、上位装置からの受信データを分類して、各々の分類に従った処理部へデータの流れを切り替えることができるようにすることで、データの判別を高速化し、さらに各々の処理で単純な処理はプログラム制御によらずにハードウェア回路で処理し、また制御が多岐にわたる場合は第1の制御回路のCPUで処理する

【0034】図6は他の実施の形態を示す図1相当図

で、前記実施の形態と同一部分には同一符号を付して説 明を省略する。

【0036】この実施の形態では、上位装置は、1行の印刷データの転送後、印刷開始のための制御コードおよび1行の長さに関するパラメータを転送する。このため、第1の制御四路40内には、前記実施の形態の監視四路49、CRモータ制御回路51がない。第2の制御回路30はROMに走査機構を制御するプログラムを格納しており、上位装置からの印刷開始の指示にもとづいてCRモータ51を駆動するとともにタイミング信号を説出し四路50に送信して1行の印刷を開始する。

【0037】またこの実施の形態では、3つの処理回路44、45、46はそれぞれ独立した基板の上に形成され、第1の制御回路40を構成する基板にコネクタを介して着脱可能に接続されている。そして第2の制御回路30は処理回路の1つが未装着のとき、その処理回路の処理を代替して行なうようになっている。

【0038】つまり検出下段56は各処理回路44.45、46の脊脱を検出し、切替え回路43にその脊脱状態を通知する。検出下段56は上記コネクタの1ピンを用いてその導通状態を検出し、または処理回路の基板の存否をセンサースイッチで検出するなど公知の構成で、処理回路が正常に接続されているかどうかを判別する。それによって切替え回路43は、未装着が検出された処理回路が処理するべきデータを第2の制御回路30に転送する。

【0039】第2の制御回路30は、ROMに上記各処 理回路の処理に相当するプログラムを格納しており、し たがってどの処理回路が未装着であってもその処理を代 替することができる。

【0040】各実施の形態から明らかなように、第2の制御回路は移動機構のうち搬送機構と走在機構の一方を制御するものであっても、両方を制御するものであってもよい。また各実施の形態では1行のイメージデータが完成したときに、印刷を開始するようにしてもよい。

[0041]

【発明の効果】以上のように請求項1の印刷装置は、上位装置から受信した各種データの種類をデータ判別回路で判別して、切棒え回路で複数の処理回路にそれぞれ転送し、印刷データを種類ごとに、ハードウェアロジック回路を含む複数の処理回路によって処理するものであるから、多量の印刷データを安価な回路で処理することができる。

10

【0042】 請求項2の印刷装置は、請求項1の効果にさらに、データの受信、判別および切棒え処理をハードウェアロジック回路によって高速化することができる。 【0043】 請求項3の印刷装置は、請求項1または2の効果にさらに、印刷データとしてイメージデータを受信したときは変換することなくパターン格納手段に転送し、また文字コードデータを受信したときはパターンデータに変換してパターン格納手段に転送することができる。

【0044】請求項4の印刷装置は、請求項3の効果にさらに、文字コードデータを受信したときには、変換処理を指示するデータに応じて修飾等の変換をしてパターン格納手段に転送することができる。

【0045】請求項5の印刷装置は、請求項1から4のいずれかの効果にさらに、複数の処理回路のいずれにも該当しないデータを例外処理回路によって処理することができ、上位装置からの各種データをすべて処理することができる。

[0046]請求項6の印刷裝置は、請求項5の効果にさらに、上位装置からのデータのうち印刷データを複数の処理回路で処理する一方、複数の処理回路のいずれにも該当しないデータを例外処理回路によって処理することで、例外処理回路で印刷機構と印刷媒体を相対移動することができる。

【0047】請求項7の印刷装置は、上位装置から受信した各種データの種類をデータ判別回路で判別して、印刷データを種類ごとに、ハードウェアロジック回路を含む複数の処理回路によって処理するものであるから、多はの印刷 機構と印刷媒体の相対移動を制御するデータを安価な回路で処理することができ、また印刷機構と印刷媒体の相対移動を制御するデータの処理と、印刷機構と印刷媒体の相対移動の制御とを別々の回路で分担することができ、1つの回路の負担を軽減し処理能力の小さいものを使用できるようになり、安価な印刷装置を提供することができ

[0048] 請求項8の印刷装置は、請求項7の効果にさらに、前記複数の処理回路、受信回路、判別回路および切替え回路の少なくとも1つをハードウェアロジック回路とすることで、さらに安価な回路で構成することができる。

50 【0049】 請求項9の印刷装置は、請求項5から8の

いずれかの効果にさらに、例外処理回路をいわゆるマイ クロコンピュータで構成することで、複数の処理回路の いずれにも該当しない、例えば制御内容が多岐にわたる データの処則を容易することができる。しかも、マイク ロコンピュータと複数の処理回路とで処理を分担するこ とで、マイクロコンピュータに処理能力の小さい安価な ものを使用することができる。

【0050】請求項10の印刷装置は、請求項5から9 のいずれかの効果にさらに、複数の処理回路のうち特定 の処理回路が未装着のとき、例外処理回路にその未装着 の処理回路の処理を代替して行なわせることにより、任 意の処理回路のみを装着した印刷装置でも、上位装置か らの各種データをすべて支障なく処理することができ

【0051】請求項11の印刷装置は、請求項6から1 0 のいずれかの効果にさらに、印刷機構をインク滴を印 刷媒体に噴射して印刷するインクジェット式ヘッドとす ることで、上記のように安価で処理能力の高い回路を使 用して、インクジェット式による高解像度の印刷装置を 安価に提供することができる。

#### 【図面の簡単な説明】

6

【図1】印刷装置の制御のための電気的構成を示すプロ ック図。

【図2】 同プロック図における第1の制御回路の細部構 成を示すプロック図.

【図3】同印刷装置の概略の機械的構成を示す斜視図。

【図4】第1の制御回路における判別回路の制御を示す フローチャート図。


【図5】第1の制御回路における変換回路の制御を示す フローチャート図。

【図6】他の実施の形態の電気的構成を示すプロック


【図7】他の実施の形態の電気的構成を示すプロック 10

#### 【符号の説明】

- 2 0 印刷機構
- 第2の制御回路 (例外処理回路) 3 0
- 第1の制御回路 4 0
- 受信回路 4 1
- 4 2 判别回路
- 4 3 切棒え回路
- イメージデータ処理回路 4 4
- 文字コードデータ処理回路 4 5 20
  - その他の登録データの処理回路 4 6
  - 変換回路 4 7




(図2)



. . . .

1 - 1 0



(||46] 1/F CG -53 メモリ領域 ワークバッファ領域 **`**5 5 ・ イメージバッファ 領域 20 GA 第1の制御 GΑ 回路 (機構制御 印刷ヘッド 駆動回路 第1の制御回路 (データ処理部分) 40a 部分) 40b **墅勤回路** CRモータ 32 27 CPU 駆動回路 LFモータ зेз 操作パネル ROM 3 1 RAM 第2の制御回路 (例外処理回路) 30

[ 14 7 ]

